Xilinx 7系列芯片添加mig后功耗过大？

fpga 功耗大后核电压下降怎么办

要想降低的话,从两个方面入手,第一,对于FPGA内部没用到的资源和引脚,不能放着不管.该接地的接地.该关闭的关闭.第二,对FPGA的供电使用低噪声的电源芯片.FPGA不像单片机那样,自带电源管理模块.所以没什么睡眠、低功耗模式.也没有什么触发模式.FPGA运行时都是满负荷运行.所以注意功能模块设计,也许能辅助节能.

xilinxFPGA烧写完程序,怎么知道在配置芯片内占了多大.

呵呵,不需要这么麻烦,烧结前就已经知道大小了.在你生成bit或bin文件时,有一个压缩选项,如果不压缩,那么生成的bit文件就是一个固定值,也就是在配置芯片中的需要的最大容量.而选择压缩,就是实际生成的容量.其实,这个值(最大)一般在datasheet下就可以看到,只要保证配置芯片大于该容量就ok了. 另外,mcs文件是可以看,但没必要去查,除非你需要查看里面的编译信息,而且'00'去数下.哈哈.你试试,估计会疯的.

FPGA系统设计中,其功耗怎样去估计的?

不知道你用的是哪家的产品,我们用的是Xilinx的;考虑FPGA功耗当然要考虑所有的功耗,包括VCCIO/VCCAUX/VCCINT;VCCIO*ICCIO是外围IO部分的功耗,输入/输出管.

xilinx ML605的板子,MIG怎么使用?尤其是,在配置MIG时自动生成的..

我是来看评论的

如何查看一块芯片的工作电流

你好!首先,看Datasheet提供的技术指标.其次,可以在电路板上用电流表实测.如有疑问,请追问.

用mig生成DDR3控制器,运行example design 跑仿真出错,求助

是xilinx的example design的书写错误,端口映射搞错了,这个可以手动修改.我在ise中跑的时候,这里只是报了warning,并没有error,应该说是可以使用的.你说的500us问题,应该是ddr3_model模块报的warning.按照JEDEC的规范,SDRAM上电之后,reset#要保持200us的复位时间,之后CKE还要经过500us的时间才能有效.在这500us的时间里,SDRAM在进行内部初始化.如果是仿真的话,200us的复位时间和500us的初始化时间应该是可以忽略的

烧写程序后FPGA主芯片发热?

芯片运行是需要功耗,但下载例程OK,而用自己的代码就发烫.应该是代码中IO的设置有问题,在板子上出现了短路现象.建议再未查找到问题前,不要再烧结你的程序,避免芯片损坏.1. 检查开发板上原理图,对照自己的代码,IO设置是否合适,是否输入输出有冲突;2. 将不使用的IO设置为3-tir.

xilinx的ISE软件,哪一个版本可以使用xilinx7系列的芯片

ISE14.1就可以啊我现在就是用的这个,包含了最新的7系列资料

fpga大牛看过来,用ise的mig生成的ddr3 ip核可以对ddr3单独一块芯片.

理论上不行,但是不排除独立外挂线路模块达成的可能性.ddr3单独一块芯片无法构成ddr3自身的内存处理功能,故需要辅助芯片及线路短接.

xilinx 7系列芯片支持的IP核有哪些,可以在哪里看到

用ise新建一个机基于v7的工程,然后new一个ip,在coregen里面看.